

平成17年度 (3年生後期)

実験実習

Experiments in Electrical Engineering

— 電子系の実験指導書 —

秋田工業高等専門学校 電気工学科

作成日 2005年10月17日
作成者 山本昌志

目次

実験テーマ 1 電源回路	1
1 目的	1
2 原理	1
2.1 整流回路	1
2.2 平滑回路	1
2.2.1 コンデンサー入力型平滑回路	2
2.2.2 チョーク入力型平滑回路	2
2.2.3 平滑回路とろ波回路	3
3 実験方法	3
3.1 機材と注意事項	3
3.2 単相半波整流回路	5
3.2.1 波形観測 (半波整流回路)	5
3.2.2 平滑回路 I の特性 (半波整流波形入力)	5
3.2.3 平滑回路 II の特性 (半波整流波形入力)	6
3.3 単相全波整流回路	7
3.3.1 波形観測 (全波整流回路)	7
3.3.2 平滑回路 I の特性 (全波整流波形入力)	8
3.3.3 平滑回路 II の特性 (全波整流波形入力)	9
3.3.4 平滑回路 III の特性 (全波整流波形入力)	10
3.4 単相ブリッジ整流回路	11
3.4.1 波形観測 (ブリッジ整流回路)	11
4 結果	12
4.1 表の書き方	12
4.2 グラフの書き方	13
4.2.1 波形	13
4.2.2 平滑回路の特性	13
5 考察課題	14
実験テーマ 2 発振回路	15
1 目的	15
2 原理	15
2.1 基本	15
2.2 CR 発振回路	16

3	実験方法	18
3.1	基本特性の測定	19
3.1.1	発振周波数の測定	19
3.1.2	増幅度の測定	19
3.2	位相差の測定 (リサージュの図形を用いる)	21
3.3	位相差の測定 (オシロスコープの時間軸を用いる)	22
3.4	入出力特性	22
4	考察課題	23
5	参考	24
 実験テーマ3 ひずみ波交流の周波数分析		25
1	目的	25
2	原理	25
2.1	フーリエ級数 (実数)	25
2.2	複素フーリエ級数	26
2.3	離散フーリエ変換と高速フーリエ変換	27
3	実験方法	28
3.1	手順	28
3.2	結果のまとめ方	29
4	考察課題	30
5	参考	30
5.1	FFT チャート	30
5.2	リニア・スペクトラム [LIN]	31
 実験テーマ4 基礎論理回路 (2)		32
1	目的	32
2	原理と実験方法	32
2.1	論理回路実習装置 (ITF-02) を用いた実験	32
2.1.1	半加算器と全加算器の実習	32
2.1.2	エンコーダー (encoder) の実習	35
2.1.3	デコーダー (decoder) の実習	38
2.2	論理回路実習装置 (ITF-07) を用いた実験	40
2.2.1	累算器を用いた加算回路の実習	40
2.2.2	加算回路と補数器を用いた減算回路の実習	44
3	考察課題	48

実験テーマ5 10進2桁カウンタの製作	49
1 目的	49
2 原理	49
2.1 デジタル IC の種類	49
2.2 フリップフロップ	49
2.2.1 RS FF	50
2.2.2 JK FF	50
3 実験方法	53
3.1 10進2桁カウンタの製作	53
3.2 注意	54
3.2.1 ハンダ付けのコツ	54
4 考察課題	54
5 参考資料	55

諸注意

以下、注意事項を箇条書きするので、厳守すること。

1. 実験時の服装など

- 実験室で定められた服装を着用すること。
- 履物は、内履き用ズック靴とする。

2. 実験ノート

- A4の実験ノートを用意すること。ルーズリーフは不可である。
- 実験ノートへの記述は、ボールペンあるいは万年筆とする。鉛筆は不可である。

3. レポートの提出

- 次回の実験日の AM8:55 までとする。それ以降に提出したものは、減点の対象とする。
- 前期あるいは後期の最後の実験の場合は、その1週間後とする。
- 提出期限に遅れたものは、減点とする。
- 未提出のレポートがある場合は、単位を与えることができないので注意すること。
- たとえ実験を休んでいても、同じ班のメンバーにデータをもらい、レポートとして提出すること。
- 提出先は、担当教官のレポート入れとする。

4. レポートの再提出

- 内容に不足があるものはレポートの再提出を課す。この場合、提出遅延の減点は課さない。したがって、完成していなくても期限内に提出することは重要である。
- 再提出の期限は、再提出を言い渡された1週間以内とする。

5. レポートの書き方

- 手書き、パソコンのプリントアウト(ワープロ)、どちらで書いてもOKとする。
- ただし、手書きの場合はボールペンもしくは万年筆で書くこと。
- 自宅にワープロが無い場合は、情報教育ルームのパソコンを使うのが良いであろう。
- 実験プリントに記述されている以下の内容をレポートにまとめること。

- － 目的
- － 原理
- － 実験方法
- － 結果

* 実験結果は、図やグラフあるいは表を用いて、具体的に文章で説明すること。図やグラフを説明なしで載せただけでは、科学的な報告書とは言えない。

- 考察
 - * 実験結果から考えられること，理論と実験結果の比較等を文章で書く．あるいは，実験目的に対しての考察を記述するのもよいであろう．
- 考察課題
 - * 課題は結論に至るまでの過程を文章で記述すること．図や表を用いて分かりやすく書くことに努めよ．
- 感想
- 参考文献
- レポートの表紙は電気工学科標準のものとする．ただし，同一のものをワープロで作成しても良い．

6. その他

- 実験に関する資料は，web(www.ipc.akita-nct.ac.jp/yamamoto/) に載せてある．必要に応じて参考にするのがよいであろう．

実験テーマ 1

電源回路

1 目的

ダイオードを用いた電源回路において、交流を直流にする整流回路や整流波形から脈動分を除去する平滑回路の動作を調べ、電源回路についての理解を深める。

2 原理

一般に、電源回路はトランスと整流回路、平滑回路から構成される。以降、整流回路と平滑回路について簡単に説明する。

2.1 整流回路

単相交流の整流回路としては、整流素子の接続の仕方によって多くの回路がある。その代表的なものとして、単相半波整流回路 (図 1) や単相全波整流回路 (図 2), 単相ブリッジ整流回路 (図 3) がある。

単相半端整流回路では、変圧器二次側電圧が負の半波の間は負荷には電流が流れないため、脈動が大きい。そのため、実際には平滑回路を通して使用する。

単相全波整流回路では、変圧器の二次側巻線の中性点を利用することによって、負の半波の間はもう一方の整流素子を通して負荷に電流が流れる仕組みになっている。この場合にも脈動分を小さくするため、実際には平滑回路を通して使用する。

図 3 の全波整流回路では整流素子を 2 個用いて全波整流を実現しているが、これでは変圧器の利用効率が悪い (半波毎に交互に半分ずつしか利用していない)。そこで、図 3 のように整流素子 4 個をブリッジ状に接続することによって変圧器の利用効率を上げる回路が大電力用の単相全波整流回路としてよく用いられる。





図 1: 単相半波整流回路





図 2: 単相全波整流回路





図 3: ブリッジ整流回路

2.2 平滑回路

整流された出力電圧には直流分のほかに多くの脈動分が含まれるので、このままでは直流とはみなせない。より完全な直流電圧とするためには、整流出力に含まれている脈動分を除去する必要がある。それには、コンデンサーやチョークコイルを用いた回路が使用される。この回路を平滑回路という。

平滑回路には，図 4 に示すコンデンサー入力型と図 5 に示すチョーク入力型がある．




図 4: コンデンサー入力形平滑回路




図 5: チョーク入力形平滑回路

2.2.1 コンデンサー入力型平滑回路

半波整流回路にコンデンサー入力型平滑回路を接続した例について述べる．図 6 がその回路で，図 7 はその出力波形である．図において， R_l は負荷抵抗， V_a は交流入力（平滑回路に対して）， V_{am} はその最大値である．

いま，電源とダイオードの抵抗を無視すれば，コンデンサー C はダイオードの導通時に V_{am} まで充電され，その後，交流入力の瞬時値が V_{am} より小さくなり，ダイオードが非導通になると C は R_l を通して放電 (C と R_l の時定数に従って) を開始する．この状態は，交流入力の瞬時値が再び上昇してコンデンサーの端子電圧より高くなるまで続く．このようにして，コンデンサーの充放電が繰り返される．

なお，全波整流の場合も，放電時の周期が半分になるだけで，平滑の仕組みは半波整流の場合とまったく同様である．

この平滑回路は軽負荷の場合には交流入力の最大値 V_{am} 近くまでの直流が得られる利点があるが，負荷に対する電圧変動率がやや大きいという欠点もある．




図 6: コンデンサー入力形平滑回路




図 7: コンデンサー入力回路の出力波形

2.2.2 チョーク入力型平滑回路

チョーク入力型平滑回路を図 8 に示す．この場合には，交流入力（整流出力）中の基本波および高調波分は直列の高インピーダンス ($i\omega L$) によって阻止された後，並列の低インピーダンス ($1/i\omega C$) で短絡されて，負荷にはほとんど流れない．また，コイルの抵抗は小さいので，このための電圧降下は極めて小さい．

図9にチョーク入力型平滑回路の出力特性を示す。この図では、出力電圧は出力電流がある値を超えると変化が極めて小さくなっている。

すなわち、臨界点を超えるとチョークコイルに流れる電流の直流成分が交流分(リップル)を上回り、そのためチョークコイルに流れる電流は連続して流れ、決してゼロになることはない。ところが、臨界点に達するまでは交流分のほうが直流分を上回り、そのためチョークコイルを流れる電流が不連続になってしまうのである。

したがって、半波整流のようにチョークコイルに流れる電流が半周期毎に切れ目を生じる場合は、電源抵抗が大きくなって電源回路としては適さない。全波整流の場合には、この切れ目が生じないので、チョーク入力型平滑回路は全波整流の場合にのみ使用できるといえる。




図 8: チョーク入力形平滑回路






図 9: チョーク入力形平滑回路の出力特性

2.2.3 平滑回路とろ波回路

平滑回路だけでは脈動分の除去は不十分であるので、さらに図10に示すようなRCフィルタやLCフィルタを接続して脈動分を除去する。この場合、ろ波回路は一般に平滑回路に含められて考えられ、両者の区別はされない。



(a) RCフィルタ



(b) LCフィルタ

図 10: 平滑回路とろ波回路

3 実験方法

3.1 機材と注意事項

実験には、表1に示す機材と用いる。

表 1: 電源回路の実験に使う機器

装置	メーカー	型番	使用	台数
電源パネル			1	
オシロスコープ	KENWOOD	CS-5270		1
すべり抵抗器				1
交流電圧計			50[V]	1
直流電圧計			100[V]	1
直流電流計			1[A]	1

実験を行う場合、以下の注意事項を守ること。

- 実験に用いる「電源パネル」には、大別して以下に示す三つの回路が組み込まれている。
 - 単相全波整流回路 (ダイオードを 1 個はずすと単相半波整流になる)
 - 単相ブリッジ整流回路
 - ツェナーダイオードを用いた安定化回路
- 各測定器は必ずゼロ調整を行ってから使用すること。
- ダイオードや変圧器に過大な電流を流さないこと。負荷に流すことができる最大電流は以下のとおりである。

(ア)	負荷接続端子 TB01 では、	0.6[A]
	ただし、単相半波で使用する場合は	0.25[A]
(イ)	負荷接続端子 TB03 でも	(ア) と同じ
(ウ)	負荷接続端子 TB05 では	0.06[A]
- すべり抵抗器 (負荷抵抗) を短絡しないよう、十分注意して加減すること。
- 実験終了後は、C01 ~ C07 (電解コンデンサー) の両側の電圧を測定し、電圧がゼロであることを確認すること。もち、ゼロでない場合には、コンデンサーの両側を数百オームの抵抗で短絡し、確実に放電させてゼロにすること。
- 以降の説明では、コンデンサー入力型平滑回路はる波回路をも含めて図 11 のように区別している。




図 11: コンデンサー入力型平滑回路の区分

3.2 単相半波整流回路

3.2.1 波形観測 (半波整流回路)

以下に従い、半波整流回路の波形観測を行う。

1. 図 12 に示す回路を作成する。
 - 半波整流回路にするために、ダイオード CR02 を取り外す。
 - TP03 と TP02, TP05 と TP06 を接続する。
 - スイッチ S02 は (2) 側, S03 は (1) 側, SW は (1) 側へ入れる。
 - V_1 を観測するために交流電圧計を接続する。
 - V_a を観測するために交流電圧計を接続する。
 - V_R の平均電圧を観測するために直流電圧計を接続する。
 - V_R のリップル波形を観測するためにオシロスコープを接続する。
2. すべり抵抗器 SR を最大にして、電源スイッチ S01 を ON にする。
3. スライダックを調整して TP1 と TP02 間の電圧を 100[V] とし、そのときの二次出力電圧 V_a を直流電圧計で読む。
4. オシロスコープで整流波形を観測し、図を描く。また、その波形より電圧の最大値 V_m , 周期 T を観測し記録する。さらに、直流電圧計により、 V_R の平均値 V_d を読み取って、 V_a と共に表 2 に記録する。




図 12: 単相半波整流回路の波形観測

3.2.2 平滑回路 I の特性 (半波整流波形入力)

図 13 に示す直流電源回路の平滑特性を観測する。以下に従い、回路の特性の測定を行う。

1. 測定回路を作成する。
 - 前の実験 (波形観測) の回路と変わるのは、スイッチ S02 を (1) 側にするだけ。
 - スイッチ S02 を切り換えることにより、コンデンサーの容量を変化させ、リップルの様子を観測する。
 - 予め、平滑回路のコンデンサーの容量を記録しておくこと。

2. すべり抵抗器 SR を最大にして，電源スイッチ S01 を ON にする．
3. スライダックを調整して TP01 と TP02 間の電圧を 100[V] とする．
4. オシロスコープでリップル波形を観測し，図に描く．
5. スイッチ SW を (2) 側にして，負荷電流 I_d がゼロの時の直流電圧 V_{d0} ，リップル電圧 e_{pv} を読み，記録する．
次にスイッチ SW を (1) 側にして，すべり抵抗器 SR により負荷電流 I_d を 20[mA] きざみに 200[mA] まで漸次増大させ， I_d に対する V_d および e_{pv} を読み，記録する．
6. 次式により，リップル電圧の実効値およびリップル含有率を求める．

- 波形が三角波またはのこぎり波の場合の電圧の実効値 $|E|$ は

$$|E| = \frac{e_{pv}}{2\sqrt{3}} \quad (1)$$

である．

- リップル含有率は，

$$\delta = \frac{|E|}{V_d} \times 100 \quad [\%] \quad (2)$$

となる．

7. 結果を表 3 の形式にまとめる．
8. スイッチ S02 を (3) 側に切り換えて，(4)～(7) と同様の実験を行う．




図 13: 半波整流回路の場合の平滑回路 I の特性観測

3.2.3 平滑回路 II の特性 (半波整流波形入力)

図 11 に示したコンデンサーとチョークコイルからなる平滑回路の特性を観測する．入力は，単相半波整流とする．以下に従い，回路の特性の測定を行う．

1. 図 14 の測定回路を作成する．
 - 半波整流にするために，ダイオード CR02 を取り外す．
 - TP03 と TP04，TP05 と TP06，TP04 と TP12，TP13 と TB02 を接続する．
2. すべり抵抗器 SR を最大にして，電源スイッチ S01 を ON にする．
3. スライダックを調整して TP01 と TP02 間の電圧を 100[V] とする．

4. オシロスコープでリップル波形を観測し，図に描く．
5. スイッチ SW を (2) 側にして，負荷電流 I_d がゼロの時の直流電圧 V_{d0} ，リップル電圧 e_{pv} を読み，記録する．
次にスイッチ SW を (1) 側にして，すべり抵抗器 SR により負荷電流 I_d を 20[mA] きざみに 200[mA] まで漸次増大させ， I_d に対する V_d および e_{pv} を読み，記録する．
6. 次式により，リップル電圧の実効値およびリップル含有率を求める．

- リップル波形はほぼ正弦波に近いので，電圧の実効値 $|E|$ は

$$|E| = \frac{e_{pv}}{2\sqrt{2}} \quad (3)$$

である．

- リップル含有率は，

$$\delta = \frac{|E|}{V_d} \times 100 \quad [\%] \quad (4)$$

となる．

7. 結果を表 4 の形式にまとめる．




図 14: 半波整流回路の場合の平滑回路 II の特性観測

3.3 単相全波整流回路

3.3.1 波形観測 (全波整流回路)

以下に従い，単相全波整流回路の波形観測を行う．

1. 図 15 に示す回路を作成する．
 - TP03 と TP02，TP05 と TP06 を接続する．
 - スイッチ S02 は (2) 側，S03 は (1) 側，SW は (1) 側へ入れる．
 - V_1 を観測するために交流電圧計を接続する．
 - V_a を観測するために交流電圧計を接続する．

- V_R の平均電圧を観測するために直流電圧計を接続する．
 - V_R のリップル波形を観測するためにオシロスコープを接続する．
2. すべり抵抗器 SR を最大にして，電源スイッチ S01 を ON にする．
 3. スライダックを調整して TP1 と TP02 間の電圧を 100[V] とし，そのときの二次出力電圧 V_a を直流電圧計で読む．
 4. オシロスコープで整流波形を観測し，図を描く．また，その波形より電圧の最大値 V_m ，周期 T を観測し記録する．さらに，直流電圧計により， V_R の平均値 V_d を読み取って， V_a と共に表 2 に記録する．




図 15: 単相全波整流回路の波形観測

3.3.2 平滑回路 I の特性 (全波整流波形入力)

図 16 に示す直流電源回路の平滑特性を観測する．以下に従い，回路の特性の測定を行う．

1. 測定回路を作成する．
 - 前の実験 (波形観測) の回路と変わるのは，スイッチ S02 を (1) 側にするだけ．
 - スイッチ S02 を切り換えることにより，コンデンサーの容量を変化させ，リップルの様子を観測する．
 - 予め，平滑回路のコンデンサーの容量を記録しておくこと．
2. すべり抵抗器 SR を最大にして，電源スイッチ S01 を ON にする．
3. スライダックを調整して TP01 と TP02 間の電圧を 100[V] とする．
4. オシロスコープでリップル波形を観測し，図に描く．
5. スイッチ SW を (2) 側にして，負荷電流 I_d がゼロの時の直流電圧 V_{d0} ，リップル電圧 e_{pv} を読み，記録する．
次にスイッチ SW を (1) 側にして，すべり抵抗器 SR により負荷電流 I_d を 20[mA] きざみに 200[mA] まで漸次増大させ， I_d に対する V_d および e_{pv} を読み，記録する．
6. 次式により，リップル電圧の実効値およびリップル含有率を求める．

- 波形が三角波またはのこぎり波の場合の電圧の実効値 $|E|$ は

$$|E| = \frac{e_{pv}}{2\sqrt{3}} \quad (5)$$

である .

- リップル含有率は ,

$$\delta = \frac{|E|}{V_d} \times 100 \quad [\%] \quad (6)$$

となる .

7. 結果を表 3 の形式にまとめる .

8. スイッチ S02 を (3) 側に切り換えて , (4) ~ (7) と同様の実験を行う .




図 16: 全波整流回路の場合の平滑回路 I の特性観測

3.3.3 平滑回路 II の特性 (全波整流波形入力)

図 11 に示したコンデンサーとチョークコイルからなる平滑回路の特性を観測する . 入力は , 単相全波整流とする . 以下に従い , 回路の特性の測定を行う .

1. 図 17 の測定回路を作成する .

- TP03 と TP04 , TP05 と TP06 , TP04 と TP12 , TP13 と TB02 を接続する .

2. すべり抵抗器 SR を最大にして , 電源スイッチ S01 を ON にする .

3. スライダックを調整して TP01 と TP02 間の電圧を 100[V] とする .

4. オシロスコープでリップル波形を観測し , 図に描く .

5. スイッチ SW を (2) 側にして , 負荷電流 I_d がゼロの時の直流電圧 V_{d0} , リップル電圧 e_{pv} を読み , 記録する .

次にスイッチ SW を (1) 側にして , すべり抵抗器 SR により負荷電流 I_d を 20[mA] きざみに 200[mA] まで漸次増大させ , I_d に対する V_d および e_{pv} を読み , 記録する .

6. 次式により , リップル電圧の実効値およびリップル含有率を求める .

- リップル波形はほぼ正弦波に近いので , 電圧の実効値 $|E|$ は

$$|E| = \frac{e_{pv}}{2\sqrt{2}} \quad (7)$$

である .

- リップル含有率は,

$$\delta = \frac{|E|}{V_d} \times 100 \quad [\%] \quad (8)$$

となる.

7. 結果を表 4 の形式にまとめる.




図 17: 全波整流回路の場合の平滑回路 II の特性観測

3.3.4 平滑回路 III の特性 (全波整流波形入力)

図 11 に示したコンデンサーと抵抗からなる平滑回路の特性を観測する. 入力は, 単相全波整流とする. 以下に従い, 回路の特性の測定を行う.

1. 図 18 の測定回路を作成する. 前の実験回路と異なる部分を以下に示す.
 - スイッチ S03 を (1) 側に入れる.
 - ホーロー抵抗 R04 を取り外し, チョークコイルの位置に取り付ける.
 - スイッチ S02 は (1) 側, S04 は (1) 側に入れる.
2. すべり抵抗器 SR を最大にして, 電源スイッチ S01 を ON にする.
3. スライダックを調整して TP01 と TP02 間の電圧を 100[V] とする.
4. オシロスコープでリップル波形を観測し, 図に描く.
5. スイッチ SW を (2) 側にして, 負荷電流 I_d がゼロの時の直流電圧 V_{d0} , リップル電圧 e_{pv} を読み, 記録する.
次にスイッチ SW を (1) 側にして, すべり抵抗器 SR により負荷電流 I_d を 20[mA] きざみに 200[mA] まで漸次増大させ, I_d に対する V_d および e_{pv} を読み, 記録する.
6. 次式により, リップル電圧の実効値およびリップル含有率を求める.
 - リップル波形はほぼ正弦波に近いので, 電圧の実効値 $|E|$ は

$$|E| = \frac{e_{pv}}{2\sqrt{2}} \quad (9)$$

である.

- リップル含有率は,

$$\delta = \frac{|E|}{V_d} \times 100 \quad [\%] \quad (10)$$

となる.

7. 結果を表 5 の形式にまとめる.




図 18: 全波整流回路の場合の平滑回路 III の特性観測

3.4 単相ブリッジ整流回路

3.4.1 波形観測 (ブリッジ整流回路)

以下に従い, ブリッジ整流回路の波形観測を行う.

1. 図 19 に示す回路を作成する.

- ブリッジ整流回路にするために, ダイオード CR03~06 を使う.
- TP03 と TP04, TP05 と TP06 の接続を切り離す.
- TP04 と TP07, TP06 と TP09 を接続する.
- スイッチ S02 は (2) 側, S03 は (1) 側, SW は (1) 側へ入れる.
- V_1 を観測するために交流電圧計を接続する.
- V_a を観測するために交流電圧計を接続する.
- V_R の平均電圧を観測するために直流電圧計を接続する.
- V_R のリップル波形を観測するためにオシロスコープを接続する.

2. すべり抵抗器 SR を最大にして, 電源スイッチ S01 を ON にする.

3. スライダックを調整して TP1 と TP02 間の電圧を 100[V] とし, そのときの二次出力電圧 V_a を直流電圧計で読む.

4. オシロスコープで整流波形を観測し, 図を描く. また, その波形より電圧の最大値 V_m , 周期 T を観測し記録する. さらに, 直流電圧計により, V_R の平均値 V_d を読み取って, V_a と共に表 2 に記録する.




図 19: 単相ブリッジ整流回路の波形観測

4 結果

4.1 表の書き方

測定結果は、表 2～表 5 に示すようにまとめること。ただし、理論値は書かなくても良い。

表 2: 整流波形の測定結果

二次側出力電圧 実効値 V_a [V]	整流後の出力電圧		周期 T [sec]	周波数 $f = 1/T$ [Hz]	備考
	最大値 V_m [V]	平均値 V_0 [V]			
					単相全波整流
					単相ブリッジ全波整流

表 3: コンデンサー入力平滑回路 I の特性

平滑用 コンデンサー C_1 [μ F]	出力電流	出力電圧	リップル電圧		リップル含有率	
	平均値 I_0 [mA]	平均値 V_0 [V]	p-p 値 e_{pp} [V]	実効値 $ E $ [V]	測定値 δ_e [%]	理論値 δ_t [%]
	0					
	20					
	40					
	⋮					
	200					

表 4: コンデンサー入力平滑回路 II の特性

チョーク コイル		平滑用 コンデンサー		出力電流	出力電圧	リップル電圧		リップル含有率	
$L_{01}[\text{H}]$	$r[\Omega]$	$C_1[\mu\text{F}]$	$C_2[\mu\text{F}]$	平均値	平均値	p-p 値	実効値	測定値	理論値
				$I_0[\text{mA}]$	$V_0[\text{V}]$	$e_{pp}[\text{V}]$	$ E [\text{V}]$	$\delta_e[\%]$	$\delta_t[\%]$
				0					
				20					
				40					
				⋮					
				200					

表 5: コンデンサー入力平滑回路 III の特性

フィルター用 抵抗		平滑用 コンデンサー		出力電流	出力電圧	リップル電圧		リップル含有率	
$R[\Omega]$		$C_1[\mu\text{F}]$	$C_2[\mu\text{F}]$	平均値	平均値	p-p 値	実効値	測定値	理論値
				$I_0[\text{mA}]$	$V_0[\text{V}]$	$e_{pp}[\text{V}]$	$ E [\text{V}]$	$\delta_e[\%]$	$\delta_t[\%]$
				0					
				20					
				40					
				⋮					
				200					

4.2 グラフの書き方

4.2.1 波形

以下の波形をグラフに書くこと。

- 単相半波整流波形
- 単相全波整流波形
- 単相ブリッジ整流波形

4.2.2 平滑回路の特性

コンデンサー入力平滑回路 [I] の特性について、以下の 2 枚のグラフを作成すること。

- 「出力電流-出力電圧」特性のグラフを作成すること。縦軸を出力電圧、横軸を出力電流として、1 枚のグラフにコンデンサー容量が異なる複数本のプロットを描くこと。
- 「出力電流-リップル含有率」特性のグラフを作成すること。縦軸をリップル含有率、横軸を出力電流として、1 枚のグラフにコンデンサー容量が異なる複数本のプロットを描くこと。

その他の平滑回路については、まとめて以下の 2 枚のグラフを作成すること。

- 「出力電流-出力電圧」特性のグラフを作成すること．縦軸を出力電圧，横軸を出力電流として，1枚のグラフにコンデンサー容量，チョークコイル，抵抗が異なる複数本のプロットを描くこと．
- 「出力電流-リップル含有率」特性のグラフを作成すること．縦軸をリップル含有率，横軸を出力電流として，1枚のグラフにコンデンサー容量，チョークコイル，抵抗が異なる複数本のプロットを描くこと．

5 考察課題

1. コンデンサー入力形平滑回路 I の結果より，半波整流の場合と全波整流の場合の違いと，その理由を述べよ．
2. 半波整流波形の平滑回路としてコンデンサー入力形を用いた場合と，I と II とではリップル電圧の波形が異なる．その理由を述べよ．
3. 実験結果より，コンデンサー入力形平滑回路 II と III の得失を述べよ．
4. コンデンサー入力形平滑回路とチョーク入力形平滑回路の特徴を挙げ，どのように使い分けられているか述べよ．
5. チョーク入力形平滑回路において交流分を平滑するための条件を求め，実験結果と比較検討せよ．

実験テーマ2

発振回路

1 目的

代表的な CR 発振器の一種である位相形 CR 発振器の仕組みと、その動作原理を調べるとともに、発振条件、発振周波数などの発振器の特性を理解する。

2 原理

2.1 基本

一定振幅、一定周波数の電気振動を持続して発生する現象を「発振」と言い、このような電気振動を発生する回路を発振回路と言う。

電気振動を持続して発生させるためには、発振回路にエネルギーの供給が必要となるが、この供給は直流電源によってなされる。すなわち、発振器とは直流エネルギーを振動エネルギーに変換する装置であるとも言える。

電気振動回路は大別して、

- 自励発振回路
- 他励発振回路
- パラメータ励振振動回路

に分けられ、このうち自励振の正弦波発振回路は、さらに

- 4 端子発振回路
- 2 端子発振回路

に分類される。前者は、出力の一部を入力に戻すいわゆる帰還増幅の機構を持ち、後者は負性抵抗素子と共振回路の組み合わせから成っている。

本実験で用いる CR 発振回路は 4 端子発振回路に分類されるので、以降は 4 端子発振回路の原理について述べる。

4 端子発振回路は、図 1 のように利得 G の増幅器の出力 e_o が帰還回路を通し H 倍されて入力に戻される構造となっており、このことは次式で表される。

$$G(e_i + He_o) = e_o \quad (1)$$

したがって、帰還をかけたときの電圧利得 G_F は

$$G_F = \frac{e_o}{e_i} = \frac{G}{1 - GH} \quad (2)$$

となる。

増幅器は、基本的には電子の運動によって動作するが、電子の動きには時間的な「ゆらぎ」(雑音成分)がある。もし、 H の回路(帰還回路)に周波数選択性を持たせておけば、この「ゆらぎ」成分の中から特定の




図 1: 4 端子発振器の原理構成

周波数成分の振動だけ次第に成長し，平衡状態では持続振動となる．このように振動が成長する過程を「発振が立ち上がる」と言い，振動が成長するためには

$$e_i \leq H e_o \quad (3)$$

が成り立たなければならない．すなわち，

$$G = \frac{e_o}{e_i} \geq \frac{1}{H} \quad \Rightarrow \quad GH \geq 1 \quad (4)$$

が成立することが必要である． H を帰還係数（帰還率とも言う）， GH をループ利得と言う．

そして，増幅器は無限に大きい出力を出すことはできないので，振動が成長すると振幅制限効果が働いて

$$e_i = H e_o \quad \Rightarrow \quad G = \frac{e_o}{e_i} = \frac{1}{H} \quad \Rightarrow \quad GH = 1 \quad (5)$$

が成り立つような状態で平衡に達する．この状態が「発振」である．

利得 G はそれ自体複素数であり，位相回転を伴うが，良好な発振を得るためには，目的の発振周波数においては実数とみなせるような素子を選ばなくてはならない．すなわち， G は入力と出力が同期（0 相，または利得が正であるとも言う）か，または逆相（ π 相，または利得が負であるとも言う）でなければならない．したがって， $GH = 1$ を満足するためには H も実数でなければならず， H の虚数部は 0 ということになる．

4 端子発振回路は，大別して LC 発振回路と CR 発振回路に分類できるが，本実験では CR 発振回路を対象とするので，以降は CR 発振回路について述べる．

2.2 CR 発振回路

発振回路は，大別して

- 180 度位相回路と逆相（位相反転とも言う）増幅回路の組み合わせ
- 0 位相選択回路と正相増幅回路の組み合わせ

に分類される．本実験で用いる CR 発振回路は前者の形式の回路で，一般に移相形 CR 発振回路と呼ばれ，図 2 の構成となっている．




図 2: 位相発振器

逆相増幅回路としては，エミッタ接地形の増幅回路がその条件を満たしており，入力インピーダンス小，出力インピーダンス大の電流増幅器として働くことから，以降は利得の計算は電流利得 A_i で行うものとする．

CR を用いた位相回路としては，図 3 のように進相形と遅相形の 2 おりが考えられるが，ここでは進相形について，その位相理論を述べる．




図 3: 位相回路の基本形

図 3(a) の進相形のように電圧，電流の分布を仮定すれば，

$$\begin{bmatrix} e_1 \\ i_1 \end{bmatrix} = \begin{bmatrix} 1 & \frac{1}{i\omega C} \\ \frac{1}{R} & 1 + \frac{1}{i\omega CR} \end{bmatrix} \begin{bmatrix} e_2 \\ i_2 \end{bmatrix} \quad (6)$$

が成り立つ．ここで， e_2 が極めて小さく，無視できるものとするれば

$$i_1 \simeq 1 + \frac{1}{i\omega CR} i_2 \quad (7)$$

となり，ここで， $X = 1/\omega CR$ とおけば，電流伝送比 A_F は

$$\begin{aligned} A_F &= \frac{i_2}{i_1} \\ &= \frac{1}{1 + \frac{1}{i\omega CR}} \\ &= \frac{1}{1 - iX} \\ &= \frac{1}{1 + X^2} + i \frac{X}{1 + X^2} \end{aligned} \quad (8)$$

となり，その位相角 θ と大きさ $|A_F|$ は

$$\theta = \arctan X \quad (9)$$

$$|A_F| = \frac{1}{\sqrt{1 + X^2}} \quad (10)$$

で表せる．

すなわち，位相角 θ は

$X \ll 1$	のとき	$\theta \rightarrow +0$
$X = 1$	のとき	$\theta \rightarrow +\pi/4$
$X \gg 1$	のとき	$\theta \rightarrow +\pi/2$

となり， X の全範囲において，最大 $\pi/2$ しか移相できないことが分かる．また， $X \gg 1$ のときは， $|A_F|$ が極めて小さくなり， i_2 の振幅減衰量が余りにも大きくなって実用的でない．したがって，厳密には θ を $\pi/2$ とすることは不可能であるから， $\pi[\text{rad}]$ の移相を実現するためには，図 4 のようにこの移相回路を少なくとも 3 段縦続接続することが必要である．

この場合，

$$\begin{aligned} \begin{bmatrix} e_1 \\ i_1 \end{bmatrix} &= \begin{bmatrix} 1 & \frac{1}{i\omega C} \\ \frac{1}{R} & 1 + \frac{1}{i\omega CR} \end{bmatrix}^3 \begin{bmatrix} e_2 \\ i_2 \end{bmatrix} \\ &= \begin{bmatrix} 1 & -iRX \\ \frac{1}{R} & 1 - iX \end{bmatrix}^3 \begin{bmatrix} e_2 \\ i_2 \end{bmatrix} \end{aligned} \quad (11)$$




図 4: 3 段縦接続による位相回路

であるから， e_2 が極めて小さく，無視できるものとするれば，

$$i_1 \simeq \{(1 - 5X^2) - iX(6 - X^2)\} i_2 \quad (12)$$

となる．ここで，増幅器の電流利得 A_1 を実数とすれば，発振条件

$$A_1 A_F = 1 \quad (13)$$

より， A_F もまた実数でなければならない．

$$X(6 - X^2) = 0 \quad (14)$$

これより

$$\begin{aligned} X &= \frac{1}{\omega CR} \\ &= \sqrt{6} \end{aligned} \quad (15)$$

したがって，発振周波数 f は

$$f = \frac{1}{2\sqrt{6}\pi CR} \quad (16)$$

また，この場合の A_F は

$$A_F = \frac{i_2}{i_1} = \frac{1}{1 - 5X^2} = -\frac{1}{29} \quad (17)$$

であるから，発振条件より，発振に必要な電流利得 A_i は

$$A_i = \frac{1}{A_F} = -29 \quad (18)$$

となる．この負号については，位相が逆になる増幅器と考えれば理解できよう．そして発振を確実に立ち上げるためには

$$|A_i| \geq 29 \quad (19)$$

となる．この条件は「振幅成長条件」とも言われ，位相回路による振幅減少もこれによって補われている．

3 実験方法

ここでは，実験ボードの CR 発振器の特性を測定する．そのために，以下の機材を用意する．

表 1: 発振回路の実験に使う機器

装置	メーカー	型番	仕様	台数
CR 発振器実験パネル				1
直流電源	KENWOOD		DC 24[V] 以上	1
オシロスコープ	KENWOOD	CS-5270		1
デジタルマルチメーター	YEW	Type 2807		2
ファンクションジェネレーター	KENWOOD	FG-273		1

3.1 基本特性の測定

ここでは、実験回路である CR 発振器の発振周波数を増幅度を測定する。CR 発振器の出力と周波数が既知であるファンクションジェネレーターの出力を比較することにより、発振周波数を求める。また、増幅度はトランジスタのベースとエミッタ電圧の測定から求める。実験の手順は、以下のとおりである。


3.1.1 発振周波数の測定

1. 図 5 に示すように、実験回路の配線を行う。なお、実験パネルには、2 つの発振回路が組み込まれている。実験に用いるのは、端子 P5 と P6 を接続したときに発振器として作用する方である。
2. 直流電源の電圧を 24[V] に設定し、CR 発振器に印加する。
3. オシロスコープで発振出力 (TB08-TB04 間) 波形を観測する。
4. ファンクションジェネレーターから正弦波を出力し、それをオシロスコープの X 軸に接続する。そして、オシロスコープを XY モードにして、リサージュ図形から発振周波数を求める。
5. 結果を表 2 のようにまとめる。

3.1.2 増幅度の測定


1. 図 6 に示すように、実験回路の配線を行う。
2. 直流電源の電圧を 24[V] に設定し、CR 発振器に印加する。
3. オシロスコープでトランジスタのベースとエミッタ電圧を測定する。ベース電圧が増幅器の入力電圧 e_i 、エミッタ電圧が出力電圧 e_o となる。電圧は、PV(peak to valley) 値¹とする。
4. 結果を表 2 のようにまとめる。

¹最大値と最小値の差、ようするに振幅の 2 倍



発振器(実習パネル)

図 5: 発振周波数の測定回路



発振器(実習パネル)

図 6: 増幅度の測定回路

表 2: 発振周波数と増幅度

	発振周波数 [Hz]		入力電圧	出力電圧	増幅度
	実測値	計算値	e_i [V]	e_o [V]	$A_i = e_o/e_i$
$C = 3300$ [pF] $R = 10$ [k Ω]					

3.2 位相差の測定 (リサージュの図形を用いる)

実験に用いる回路は、3 段の位相回路となっている。各段の位相を測定する。

1. 実験パネルにの 24[V] を印加し、発振させる。
2. TB08 の出力をオシロスコープの X 軸に、R18 の両端の電圧を Y 軸に接続し、リサージュの図形を描かせる。
3. 図 7 に示すリサージュの図形から、位相差を次式により算出する。

$$\text{実線の場合 (右上がり)} \quad \theta = \arcsin\left(\frac{b}{a}\right) \quad (20)$$

$$\text{破線の場合 (右下がり)} \quad \theta = \pi - \left| \arcsin\left(\frac{b}{a}\right) \right| \quad (21)$$

4. 同様に、TB08 の出力波形と R19 の両端の波形の位相差、TB08 の出力波形と TR02 のベースの波形の位相差を求め、記録する。
5. 結果は、表 3 のようにまとめる。




図 7: リサージュ図形

表 3: 位相差の測定

測定方法	位相差 θ [deg]		
	R18	R19	TR02 のベース
リサージュ図形			
時間軸			

3.3 位相差の測定 (オシロスコープの時間軸を用いる)

リサージュ図形を用いないで、オシロスコープの時間軸を使って位相測定を行う。前回と同じところを測定する。

1. 実験パネルにの 24[V] を印加し、発振させる。
2. TB08 の出力をオシロスコープの CH1 に、R18 の両端の電圧を CH2 に接続し、時間軸を調整して、図 8 のような波形を観測する。これから、直に位相差を測定する。
3. 同様に、TB08 の出力波形と R19 の両端の波形の位相差、TB08 の出力波形と TR02 のベースの波形の位相差を求め、記録する。
4. 結果は、表 3 のようにまとめる。




図 8: 時間軸を用いた位相測定

3.4 入出力特性

発振回路の増幅器の特性を測定する。

1. 図 9 の通りに接続する。
2. 実験パネルにの 24[V] を印加する ..
3. 外部の発振器 (ファンクションジェネレーター) の出力電圧を徐々に増加させ、そのときのトランジスタのベース電圧 (入力電圧: e_i) に対する TB08-TB04 間の電圧 (出力電圧: e_o) を読み、記録する。
4. 結果を表 3 のようにまとめ、グラフを作成する。

[注意] 考察課題で入出力波形の観測についての記述が求められている。注意して、実験を行うこと。

表 4: 増幅率の測定

入力電圧 e_i [V]	出力電圧 e_o [V]	増幅度 $A_i = e_o/e_i$




図 9: 入出力特性の測定

4 考察課題

1. 本実験で用いた CR 発振器は「並列 R 形発振器」であるが，R と C を取り替えた形の「並列 C 形発振器」について述べよ．
2. 発振定数 R, C のうち R をそのままにして C の値を変えたとき，発振周波数はどのように変わるか．5 例ほど計算し，グラフを描け．
3. 「入出力特性」の実験において， e_o が飽和領域に入る近傍の入出力波形を観測し，考察を加えよ．

4. CR 発振器と LC 発振器を比較せよ .

5 参考

実験に用いる CR 発振器パネルの回路を図 10 に示す . 図に示すようにこのパネルには 2 個の発振器があるが , 実験では下側の発振器を使う .




図 10: CR 発振器 (phase shift type)

実験テーマ3

ひずみ波交流の周波数分析

1 目的

FFT(Fast Fourier Transform : 高速フーリエ変換) アナライザを用いて, 各種のひずみ波交流の周波数分析ならびに各高調波成分のレベル分析を行い, ひずみ波交流の性質や取り扱い方を理解するとともに, FFT アナライザの原理およびその使用法を習得する.

2 原理

2.1 フーリエ級数 (実数)

「電気回路」の授業で学んだように, 正弦波以外の波形の交流を「ひずみ波交流」と言う. 波形のひずみ(正弦波からのひずみ)が小さいときには, これと等価な正弦波として取り扱うことができるが, ひずみ波の度合いが大きいとそのような取り扱いはできない.

図1に示すように, ひずみ波は周波数の異なった複数の正弦波が重なったものと考えられる.




図1: ひずみ波交流の例 (左: $f(x) = \sin x + \frac{1}{3} \sin 3x$ 右: $f(x) = \sin x - \frac{1}{3} \sin 2x$)

一般に, 変数 x の関数 $f(x)$ が 2π の周期をもつ周期関数であるとき, すなわち $f(x) = f(x + 2\pi)$ であるときは, $f(x)$ は

$$\begin{aligned} f(x) &= \frac{a_0}{2} + a_1 \cos x + a_2 \cos 2x + a_3 \cos 3x + \cdots + b_1 \sin x + b_2 \sin 2x + b_3 \sin 3x + \cdots \\ &= \frac{a_0}{2} + \sum_{n=1}^{\infty} [a_n \cos nx + b_n \sin nx] \end{aligned} \quad (1)$$

とフーリエ級数に展開することができる. ここでは, 関数や変数, あるいは係数の全ては, 実数である.

ここで, 時間 t の関数の場合を考える. 独立変数が t になり, 関数 $f(t)$ は周期 T の周期関数とする. 関数が 2π の周期を持つためには,

$$f(t) = g\left(\frac{2\pi}{T}t\right) \quad (2)$$

という形になる. 独立変数は, $2\pi t/T$ というふうになるということである. ここで, $2\pi/T$ は角振動数 ω に

等しいので，周期 T で繰り返される関数は，

$$f(t) = \frac{a_0}{2} + \sum_{n=1}^{\infty} [a_n \cos(n\omega t) + b_n \sin(n\omega t)] \quad (3)$$

と書き表すことができる．もう少し変形すると，

$$f(t) = \frac{a_0}{2} + \sum_{n=1}^{\infty} A_n \cos(n\omega t + \phi_n) \quad (4)$$

と記述しても，同じである．ただし，

$$A_n = \sqrt{a_n^2 + b_n^2} \quad \phi_n = -\arctan \frac{a_n}{b_n} \quad (5)$$

である．ここで， $a_0/2$ は直流成分を表す．今までの話から， a_0 は $n=0$ すなわち $n\omega=0$ を表していることから理解できるであろう． A_n と ϕ_n は交流成分の振幅と位相を表す． $n=1$ は基本波を表し， ω は基本波の角振動数である． n が 2 以上の場合，それは n 次高調波を表し，その角振動数は $n\omega$ となる．

ここで， A_n や ϕ_n を求めることが残された問題である．通常，それらを直接求めるのではなく，フーリエ係数 a_n や b_n を求めることになる．そのためには，三角関数が直交関数であること

$$\int_{-T/2}^{\pi} \cos(m\omega t) \cos(n\omega t) dt = \begin{cases} 0 & m \neq n \\ \frac{T}{2} & m = n \end{cases} \quad (6)$$

$$\int_{-T/2}^{T/2} \sin(m\omega t) \sin(n\omega t) dt = \begin{cases} 0 & m \neq n \\ \frac{T}{2} & m = n \end{cases} \quad (7)$$

$$\int_{-T/2}^{T/2} \cos(m\omega t) \sin(n\omega t) dt = 0 \quad (8)$$

や，その他の性質

$$\int_{-T/2}^{T/2} \cos(n\omega t) dt = 0 \quad \int_{-T/2}^{T/2} \sin(n\omega t) dt = 0 \quad (9)$$

を使うことになる．ただし， m や n は整数である．これらの性質を上手に使い，フーリエ係数 a_n を求めるのである．実際には，式 (3) の両辺に $\cos(m\omega t)$ や $\sin(m\omega t)$ を乗じて，一周期にわたって積分をすると

$$a_n = \frac{2}{T} \int_{-\frac{T}{2}}^{\frac{T}{2}} f(x) \cos(n\omega t) dt \quad (n = 0, 1, 2, 3, \dots) \quad (10)$$

$$b_n = \frac{2}{T} \int_{-\frac{T}{2}}^{\frac{T}{2}} f(x) \sin(n\omega t) dt \quad (n = 1, 2, 3, \dots) \quad (11)$$

が得られる．これで，任意の周期関数を三角関数で展開するとき，必要な情報の全てが得られたことになる．

2.2 複素フーリエ級数

これまでは，実数で考えていたが，複素数で考える方が簡単な場合が多い．特に理論的な計算をする場合は，複素数にして取り扱う方が手間が少なくて済む．三角関数を複素数は，オイラーの公式¹

$$e^{i\theta} = \cos \theta + i \sin \theta \quad (12)$$

¹私がこの公式を初めて見たときは，驚いた．それまで，まったく関係ないと思っていた指数関数と三角関数，それと虚数単位が，こんなにも短い式で結ばれるのである．

で結ばれる。したがって、

$$\cos \theta = \frac{e^{i\theta} + e^{-i\theta}}{2} \quad \sin \theta = \frac{e^{i\theta} - e^{-i\theta}}{2i} \quad (13)$$

となる。これを使うと、式 (3) は

$$f(x) = \frac{a_0}{2} + \sum_{n=1}^{\infty} \left[\frac{a_n - ib_n}{2} e^{in\omega t} + \frac{a_n + ib_n}{2} e^{-in\omega t} \right] \quad (14)$$

となる。ここで、 e^{inx} と e^{-inx} の係数を考える。式 (10) と (11) から、

$$\begin{aligned} \frac{a_n - ib_n}{2} &= \frac{1}{2\pi} \int_{-\pi}^{\pi} f(x)(\cos nx - i \sin nx) dx \\ &= \frac{1}{2\pi} \int_{-\pi}^{\pi} f(x)e^{-inx} dx \end{aligned} \quad (15)$$

となる。もう一方も、

$$\begin{aligned} \frac{a_n + ib_n}{2} &= \frac{1}{2\pi} \int_{-\pi}^{\pi} f(x)(\cos nx + i \sin nx) dx \\ &= \frac{1}{2\pi} \int_{-\pi}^{\pi} f(x)e^{inx} dx \end{aligned} \quad (16)$$

と似たような式になる。というか、複素共役の関係である。ここで、

$$c_n = \frac{a_n - ib_n}{2} \quad (17)$$

とおく。すると、(10) と (11) から、

$$\begin{aligned} c_{-n} &= \frac{a_{-n} - ib_{-n}}{2} \\ &= \frac{a_n + ib_{-n}}{2} \end{aligned} \quad (18)$$

となり、式 (15) と (16) とともに矛盾しない。同様に、

$$\begin{aligned} c_0 &= \frac{a_0 - ib_0}{2} \\ &= \frac{a_n}{2} \end{aligned} \quad (19)$$

となる。これらから、式 (14) は、

$$f(x) = \sum_{n=-\infty}^{\infty} c_n e^{inx} \quad (20)$$

となる。その係数 c_n は、

$$c_n = \frac{1}{2\pi} \int_{-\pi}^{\pi} f(x)e^{-inx} dx \quad (21)$$

と計算できる。これが複素フーリエ級数である。

式 (20) は式 (3) と同等であり、式 (21) はまた式 (10) や式 (11) と同等となっている。同等な式であるが、複素数で表した方が簡素に記述できている。これだけでも複素数を使う価値はある。

2.3 離散フーリエ変換と高速フーリエ変換

実際にデータを測定する場合、それは必ず離散量である。1 秒間に 100 万回測定しても、それは離散化された量である。この離散化された量のフーリエ係数を求めることが、離散フーリエ変換や高速フーリエ変換である。ここでは詳しく述べないが、いわゆるフーリエ変換 (フーリエ積分) とは、少しばかり異なる。

ここで、データを取得した間隔を T とする。その、期間の中で N 個の等間隔でデータがえられたとする。そして、 j 番目のデータは、

$$t_j = \frac{T}{N}j \quad (j = 0, 1, 2, \dots, N-1) \quad (22)$$

の時刻にデータが得られたものとする。ここで得られデータを

$$f_j = f(t_j) \quad (23)$$

とする。

実際のフーリエ級数の式 (20) を評価したい。測定量である f_j と x_j はそれぞれ N 個なので、フーリエ係数の c_n も独立に N 個決めることができる。そうすると展開の基底関数も N 個となる。したがってフーリエ級数の展開式は、

$$f_j = \sum_{n=0}^{N-1} c_n e^{in\omega t_j} \quad (24)$$

と書くことができる。ここで残された問題は、測定量の t_j と f_j から c_n を決めることである。この辺の計算は大変なので、結論のみ載せる²。 c_n を求める式は、

$$c_n = \frac{1}{N} \sum_{j=0}^{N-1} f_j e^{-in\omega t_j} \quad (25)$$

とすることができる。この式が離散フーリエ変換、Discrete Fourier Transform(DFT) と呼ばれる式である。

式 (25) は離散フーリエ変換、式 (24) 逆変換と呼ばれ、相関関数や周波数スペクトラムなどの時間および周波数領域でのデジタル信号処理の基礎となるものである。

FFT は DFT の計算で同じ乗算を何回も繰り返すことがないよう、演算手順を合理化したものである³。それはデータのサンプル数 N が 2 つ以上の整数 n_1, n_2, n_3, \dots の積になっているときに可能であり、このとき通常必要な N^2 の乗算が $(n_1 + n_2 + n_3 + \dots)N$ 回に短縮される。

1965 年に米国の Cooley と Tukey によって開発された FFT のアルゴリズムは、 $N = 2^n$ として 2 進のデジタル計算に適するようにしたもので、このとき乗算回数は N^2 回から $2N \log_2 N$ 回に短縮された。例えば、 $N = 1024$ の場合に乗算回数が 50 分の 1 に短縮され、 N が大きいほど短縮の割合が大きくなることが分かっている。

デジタル信号処理において、かなりの計算時間を要する乗算の回数が大幅に減少する FFT のアルゴリズムの利用によって、周波数スペクトラム分析がデジタル計算機を用いて短時間でできるようになった。また、LSI 技術の発展に伴って、小型で低価格の専用の FFT 周波数分析装置が開発され、広く利用されている。

3 実験方法

3.1 手順

FFT 周波数分析装置として使用する FFT ハイコーダー (日置電機製) について、その操作方法を以下に述べる。本実験では、この装置の [LIN]:リニアスペクトラム (Linear Spectrum) 機能を利用する。これは、以下のような解析機能を持っている。

$$F(\omega) = |F(\omega)|e^{-i\phi(\omega)} \quad (26)$$

すなわち、CH1 に記憶された波形のスペクトル (振幅情報と位相情報) を明らかにすることができる。

実験は以下の手順で行う。

²興味のある者は私の web ページに書いてある。

³この辺のことも私の web ページに書いてある

1. OSC (Oscillator) の信号 (被測定信号) を CH1 に接続する .
2. トリガー , 時間軸 (TIME/DIV) , 信号レベルを合わせる . このとき , オート・セットで時間軸をあわせたら , 5 倍から 10 倍にセットし直す (つまり遅くする) .
3. ファンクション・キーを MEM にして , 20 DIV 長にセットする .
4. START キーを押してプリントアウトする .
5. その波形のスペクトルを見るときには , PRINT と STOP キーをゆっくり同時に押して , 静かに放す .
6. 不要なランプが消えて , "FFT FUNTION START" と記録紙にメッセージがプリントされる . セレクト・キーによりセレクト・ランプを [LIN] に合わせる .
7. START キーを押して FFT 演算をさせる . このとき , START ランプが点灯し , 演算中であることを示す .
8. 演算が終わると結果がプリント・アウトされる . PRINT キーを押すと何度でもプリント・アウトされる .
9. プリントアウトされたチャートから , ひずみ波交流に含まれる高調波成分の周波数と振幅を求め , 理論値と比較する . 理論値は , オシロスコープによる波形観測で得られる .
10. 終わったら , ノーマルモードに戻るために PRINT キーと STOP キーをゆっくり同時に押して , 静かに放す .

以上の測定を , 以下の波形で行う .

- 正弦波
- 三角波
- 矩形波

3.2 結果のまとめ方

以下のとおり , 結果をまとめる .

1. 被測定ひずみ波の形状 , 周波数 , およびピーク値などの情報をオシロスコープの観測により求め , 表 1 のように記録する .
2. 表 1 のデータを基にして , この波形のフーリエ級数展開を求め , 表 2 に書く .
3. FFT 解析の出力チャートより , 5 次までの高調波 (基本波の整数倍の周波数) の大きさを求め , 表 3 に記述する (実測値) . ただし , 基本波の大きさ (振幅) は , 1 とする .
4. 先に求めた級数展開より計算値を求め , 表 3 の計算値項に書く . ここでも基本波の振幅は 1 とする .

表 1: 被測定ひずみ波の波形から直接得られる情報

波形	周波数	ピーク値	その他
正弦波			
三角波			
矩形波			

表 2: フーリエ級数展開

波形	フーリエ級数展開式
正弦波	
三角波	
矩形波	

表 3: 高調波の大きさ

波形		基本波の 大きさ	第 n 次高調波の大きさ			
			n=2	n=3	n=4	n=5
正弦波	実測値	1				
	計算値	1				
三角波	実測値	1				
	計算値	1				
矩形波	実測値	1				
	計算値	1				

4 考察課題

1. 基本波に偶数調波のみを含んだ波形と，奇数調波のみを含んだ波形について比較検討せよ．
2. 次式で表せる合成波形を描け．

$$\sin(x) + \frac{\sin(3x)}{3}$$

$$\sin(x) + \frac{\sin(3x)}{3} + \frac{\sin(5x)}{5}$$

$$\sin(x) + \frac{\sin(3x)}{3} + \frac{\sin(5x)}{5} + \frac{\sin(7x)}{7}$$

5 参考

5.1 FFT チャート

以下に FFT 解析出力チャートの読み方を例示する．

- 図 2 に示しているピークが，ひずみ波に含まれる高調波成分である．この例では，周波数 1[KHz] のものが基本波を表し，それに続くピークが 3, 5, 7[KHz] の高調波成分を示している．
- 基本波 (周波数最低のピーク) のレベルを基準 (0dB) とする．この基本波からの差 (dB) をグラフから読み取ることによって，各高調波成分を求めることができる．例えば， n 次高調波が基本波に比べて X [dB] であれば，基本波の振幅 A_1 と高調波の振幅 A_n の比は

$$20 \log_{10} \left(\frac{A_n}{A_0} \right) = X \quad (27)$$

から求めることができる．

5.2 リニア・スペクトラム [LIN]

横軸 等間隔の周波数表示

- TIME/DIV の設定値に連動して、周波数レンジが変わる。
- 範囲は、DC ~ 周波数レンジの最大まで。]

縦軸 ピークを 0 [dB] にとり、ピークとの比率をデシベルで表す。

- グラフの上部 1/4 範囲 (最大 ~ 3 DIV 分) にピークが入るように自動設定。
- 振幅成分を意味する。




図 2: FFT の出力 (スペクトラム)

実験テーマ 4

基礎論理回路 (2)

1 目的

すでに学習した AND, OR, NOT, NAND, NOR, XOR などの基本論理回路を組み合わせ、以下に示す機能の回路を理解する。

1. 論理回路実習装置 (ITF-02:IWATSU 製) を用いて、次の回路を理解する。
 - 半加算器 (AND, OR, NOT のみで構成)
 - 半加算器 (XOR を用いた構成)
 - 全加算器 (EOR を用いた構成)
 - エンコーダ (10 進 → 2 進変換)
 - デコーダ (2 進 → 10 進変換)
2. 四則演算回路実習装置 (ITF-02:IWATSU 製) を用いて、次の回路を理解する。
 - 累算器を用いた加算回路
 - 加算回路と補数器を用いた減算回路

2 原理と実験方法

2.1 論理回路実習装置 (ITF-02) を用いた実験

2.1.1 半加算器と全加算器の実習

加算器の理論

加算器には、下位からの桁上げを考慮しない半加算器 (Half Adder) と、下位からの桁上げを考慮する全加算器 (Full Adder) がある。全加算器は、半加算器を 2 個、直列に接続した形になる。また、後で示すことになるが、回路の和 (Sum) を構成している部分は、Exclusive OR になっている。

和 (Sum) を S 、桁上げ (Carry) を C とすれば、半加算器の真理値表は、表 1 のようになる。この真理値表から、半加算器では、次式のような論理式が得られる。

$$S = \bar{A} \cdot B + A \cdot \bar{B} \quad (1)$$

$$C = A \cdot B \quad (2)$$

となる。または、

$$S = A \oplus B \quad (3)$$

と書いても同じである。これらの論理式を論理回路に置き換えると、図 1 や 2 のようになる。

全加算器の真理値表は、表 2 のようになる。これから、

その論理式は

$$S = \bar{A} \cdot \bar{B} \cdot C_i + \bar{A} \cdot B \cdot \bar{C}_i + A \cdot \bar{B} \cdot \bar{C}_i + A \cdot B \cdot C_i \quad (4)$$

$$C_o = \bar{A} \cdot B \cdot C_i + A \cdot \bar{B} \cdot C_i + A \cdot B \cdot \bar{C}_i + A \cdot B \cdot C_i \\ = A \cdot B \cdot C_i + A \cdot C_i \quad (5)$$

となる。いま、 $S_1 = \bar{A} \cdot B + A \cdot \bar{B}$ とすれば、

$$S = \bar{S}_1 \cdot C_i + S_1 \cdot \bar{C}_i \quad (6)$$

となる。また、 $C_1 = A \cdot B$ 、 $C_2 = S_1 \cdot C_i$ とすれば、

$$C_o = C_1 + C_2 - 2 \quad (7)$$

$$= A \cdot B + S_1 \cdot C_i \quad (8)$$

となり、さらに、Exclusive OR で表せば、

$$S = A \oplus B \oplus C_i \quad (9)$$

$$C_o = A \cdot B + (A \oplus B) \cdot C_i \quad (10)$$

となる。この論理式は、図 3 や 4 のような論理回路になる。加算器の実習

図 1 から図 4 に示した 4 つの加算回路をパネル上で構成し、真理値表を表示器で確認する。実際の実習回路は、図 5 から図 8 に示す。

表 1: 半加算器の真理値表

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

表 2: 全加算器の真理値表

A	B	C_i	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




図 1: 半加算器




図 2: XOR を使った半加算機




図 3: 全加算器




図 4: XOR を使った全加算器




図 5: 実験接続図 (半加算器)




図 6: 実験接続図 (XOR をつけた半加算器)




図 7: 実験接続図 (全加算器)




図 8: 実験接続図 (XOR をつけた全加算器)

2.1.2 エンコーダー (encoder) の実習

エンコーダーの理論

情報を符号化する回路をエンコーダーと言う。ここでは、10進数を4ビットの2進数コード(たとえば、BCDコード)にコード化するような論理回路について学習する。10進数とBCDコードの関係は、次のようになる。

10進数 "0" ~ "9"

2進数 $A=2^0$ ビット, $B=2^1$ ビット,

$C=2^2$ ビット, $D=2^4$ ビット

として

$$A = "1" + "3" + "5" + "7" + "9"$$

$$B = "2" + "3" + "6" + "7"$$

$$C = "4" + "5" + "6" + "7"$$

$$D = "8" + "9"$$

とする。この真理値表を、表3に示す。そして、これに対応する論理回路を図9に示す。

エンコーダーの実習

パネル上のエンコーダー部分を使用し、図9の論理回路を作成する。図10に接続例を示す。

表 3: エンコーダーの真理値表

10進 入力	2進出力			
	D	C	B	A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1




図 9: エンコーダーの論理回路




図 10: 実験接続図 (エンコーダー)

2.1.3 デコーダー (decoder) の実習

デコーダーの理論

符号化された情報を元に戻す回路をデコーダーと言う。ここでは、4ビットの2進数コードを、もとの10進数に戻す回路を学習する。

BCDコードでは、2進数と10進数の関係は、次のようになる。

2進数コード $A=2^0$ ビット, $B=2^1$ ビット,
 $C=2^2$ ビット, $D=2^3$ ビット

10進数 "0" ~ "9"として

$$"0" = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \bar{D}$$

$$"1" = A \cdot \bar{B} \cdot \bar{C} \cdot \bar{D}$$

$$"2" = \bar{A} \cdot B \cdot \bar{C} \cdot \bar{D}$$

$$"3" = A \cdot B \cdot \bar{C} \cdot \bar{D}$$

$$"4" = \bar{A} \cdot \bar{B} \cdot C \cdot \bar{D}$$

$$"5" = A \cdot \bar{B} \cdot C \cdot \bar{D}$$

$$"6" = \bar{A} \cdot B \cdot C \cdot \bar{D}$$

$$"7" = A \cdot B \cdot C \cdot \bar{D}$$

$$"8" = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot D$$

$$"9" = A \cdot \bar{B} \cdot \bar{C} \cdot D$$

この式を満足する真理値表は、表4の通りである。その

論理回路は、図11の示すとおりである。

デコーダーの実習

パネル上のデコーダーの部分を使用して、11の論理回路を作成する。接続例を図12に示す。

表4: デコーダーの真理値表

	2進入力				10進出力										
	D	C	B	A	0	1	2	3	4	5	6	7	8	9	
0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	1	0	0	0	0	0	0	0	0	0
2	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0
3	0	0	1	1	0	0	0	1	0	0	0	0	0	0	0
4	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0
5	0	1	0	1	0	0	0	0	0	1	0	0	0	0	0
6	0	1	1	0	0	0	0	0	0	0	1	0	0	0	0
7	0	1	1	1	0	0	0	0	0	0	0	1	0	0	0
8	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0
9	1	0	0	1	0	0	0	0	0	0	0	0	0	1	0




図11: デコーダーの論理回路




図 12: 実験接続図 (デコーダー)

2.2 論理回路実習装置 (ITF-07) を用いた実験

2.2.1 累算器を用いた加算回路の実習

加算の理論

2進法による加算方法には、並列加算方式と直列加算方式があるが、本装置では、動作が分かりやすい直列加算方式を採用している。直列加算方式の基本回路は、図 2-2 に示すように被加数レジスタ (A)、加数レジスタ (B)、加算器桁上げメモリ (C)、および和レジスタ (Y) で構成される。

加算の実行は、被加数レジスタ (A)、加数レジスタ (B) のデータを下位ビットから 1 ビットずつ右へシフトさせ、加算器で加算したデータを和レジスタに、順次入力する方法でおこなわれる。レジスタのビット数だけのシフトと加算がおこなわれて、演算が終了する。加算器による加算は、次のようにおこなわれる。例えば、10 進数の $7 + 3 = 10$ の場合、この式を 4 ビットの 2 進数で書きなおすと次式になる。

$$\begin{array}{r} 0111+0011=1010 \\ \text{(A)} \quad \text{(B)} \quad \text{(Y) または (S)} \end{array} \quad (11)$$

加算は (A)(B) の 2^0 ビットから順次おこなわれ、 2^3 で終了するが、その過程を表 5 を用いて説明しよう。加算器の入力は A, B, C_i の 3 つで、出力は C_o , S の 2 つである。また C_o の C_i に移動している。 2^0 ビットを見ると、A, B とも "1" で、 C_i は "0" なので、S と C_o はそれぞれ次式のようになる。

$$S=1+1+0=0 \quad (12)$$

$$C_o=1 \quad (13)$$

2^1 ビットの加算をおこなうためにレジスタをシフトしたとき、 C_o のデータがメモリに記憶されて、 C_i に出てくる。 2^1 ビットの加算では、S と C_o は、それぞれ次式のようになる。

$$S=1+1+1=1 \quad (14)$$

$$C_o=1 \quad (15)$$

このように、キャリー出力 C_o のデータは次回加算時に、 C_i としてあらわれる。これらの動作を、順次 2^3 ビット加算まで繰返しおこなう。

表 5: 加算器動作

レジスタのビット		2^3	2^2	2^1	2^0
入力	A (被加数入力)	0	1	1	1
	A (被加数入力)	0	0	1	1
	C_i (キャリー入力)	1	1	1	0
出力	C_o (キャリー出力)	0	1	1	1
	S (和出力)	1	0	1	0




図 13: 直列加算方式

図 13 方式では、レジスタが 3 個必要であるが、被加数レジスタの空いたビットに加算機の結果を順番に入れていけば、レジスタは 2 個ですむ。このように、被加数レジスタと和レジスタを兼ねたレジスタを累算器と言う。

累算器を用いた加算の回路構成を図 14 に示す。この方式では、累算 (連続の加算) が可能になる。例えば、10 進数の $1+2+5=8$ の加算をおこなう場合、次のような動作となる。

1. 累算器の内容を全ビット、ゼロにする。..... 00000
2. 加数レジスタに、10 進数 1 に相当する 2 進数を設定する。..... 00001
3. 加数をおこなう。累算器のデータ 00001
4. 加数レジスタに、10 進数 2 に相当する 2 進数を設定する。..... 00010
5. 累算器と加数レジスタの加算をおこなう。
累算器のデータ 00011
6. 加数レジスタに 10 進数 5 に相当する 2 進数を設定する。..... 00101
7. 累算器と加数レジスタの加算をおこなう。
累算器のデータ 01000

累算器のデータを 10 進数に変換すれば、8 になる。

5 ビットのレジスタによる累算の容量は 11111 で、10 進数の 31 となるので、この範囲までの累算がおこなえることになる。ただし、本装置では、10 進数変換回路が 19 までの容量しかないので、10 進数で見ると 19 までとなり、2 進数のままであれば 5 ビット (10 進数の 31) フルに見ることができる。




図 14: 累算器を用いた直列加算方式

加算の実習

■ 結線およびスイッチの設定

1. 電源スイッチを OFF にする .
2. 端子 1 と 2, 4 と 18, 6 と 16, 7 と 17 および 10 と 11 間をリードチップで接続する . (図 13 参照)
3. 「A」累算器のシフト方向スイッチを, \Rightarrow 印方向に設定する .
4. 「B」レジスタの表示器 ON/OFF スwitch を, OFF にする .
5. 「M」レジスタの表示器 ON/OFF スwitch を, OFF にする .
6. 10 進数表示器 ON/OFF スwitch を, 左右の 2 個とも OFF にする .
7. 「A」/「A」切替スイッチを「A」側に設定する .
8. 電源スイッチを ON にし, 以下の操作をおこなう .


■ 操作順序

具体的な数値 (たとえば $7+5=12$) を用いて, 操作順序を説明する . 演算の過程は, 図 16 に示す .

- [1] CL をプッシュして, 各レジスタの内容と表示をゼロにする .
- [2] レジスタ選択 (A) をプッシュする .
- [3] 数字設定キーの 7 をプッシュする . 「A」累算器には, 被加数 7 に相当する 2 進数がセットされる .
- [4] レジスタ選択スイッチの (B) をプッシュする .
- [5] 数字設定キーの 5 をプッシュする . 「B」レジスタには, 加数 5 に相当する 2 進数がセットされる .
- [6] ADD をプッシュして「A」累算器と「B」レジスタの最下位ビットどうしの加算をおこなう . $S=0, C_0=1$ となる .
- [7] I を 1 回プッシュして「A」累算器と「B」レジスタの内容を, 右へ 1 ビットシフトさせる . $S=0$ のデータは「A」累算器の最上位ビットに記憶され, $C_0=1$ のデータは桁上げメモリに記憶されて, $C_1=1$ となる .
- [8] ADD をプッシュして, [6] と同様に加算をおこなう . $S=0, C_0=1$ となる .
- [9] I を 1 回プッシュして, [7] と同様にシフトさせる . $S=0$ のデータは「A」累算器の最上位ビットに記憶され, $C_0=1$ のデータは桁上げメモリに記憶されて, $C_1=1$ となる .
- [10] ADD をプッシュして, [6] と同様に加算をおこなう . $S=1, C_0=1$ となる .
- [11] I を 1 回プッシュして, [7] と同様にシフトさせる . $S=1$ のデータは「A」累算器の最上位ビットに記憶され, $C_0=1$ のデータは桁上げメモリに記憶されて, $C_1=1$ となる .
- [12] ADD をプッシュして, [6] と同様に加算をおこなう . $S=1, C_0=0$ となる .
- [13] I を 1 回プッシュして, [7] と同様にシフトさせる . $S=1$ のデータは「A」累算器の最上位ビットに記憶され, $C_0=0$ のデータは桁上げメモリに記憶されて, $C_1=0$ となる .
- [14] ADD をプッシュして, [6] と同様に加算をおこなう . $S=0, C_0=0$ となる .
- [15] I を 1 回プッシュして, [7] と同様にシフトさせる . $S=0$ のデータは「A」累算器の最上位ビットに記憶され, $C_0=0$ のデータは桁上げメモリに記憶されて, $C_1=0$ となる . 以上の操作で, 5 ビット全部の演算が終了する . 「A」累算器には, 演算結果の和 ($2^3 + 2^2$) が記憶されている .
- [16] [15] の 2 進数データを 10 進数表示するために, 10 進数表示器 ON/OFF スwitch の左側のスswitch を ON にすると, "12" と表示される .

■ 注意

1. キーをプッシュするときは, 1 個ずつゆっくりプッシュすること . 2 個ずつや, 中途半端な操作は誤作動の原因となる .
2. 累算をおこなう場合は, まず CP1 をリセットする . そのためには, CP1 の表示が "0" になるように, II をプッシュする . 同様のことが, III III をプッシュすることによってもできる . なお, CL をプッシュすると, 全部の設定がリセットされるので注意すること .
3. CP1 をリセットしたのち, 2.2.1 節の "操作順序" の [4] 以降を, 再度操作すること . 累算がおこなわれる .
4. "2.2.1 累算器を用いた加算回路の実習" では, 累算がおこなえるように累算器を使用しているが, 累算器を被加数レジスタとして加算をおこなう場合は, 次のように設定すること .
 - (a) 端子 1 と 2, 3 と 4, 6 と 16, 7 と 17, 10 と 11, 18 と 19 および 23 と 25 をリードチップで接続する .
 - (b) 「A」累算器のシフト方向スswitch を, \Rightarrow 印方向に設定する .
 - (c) 「M」レジスタのシフト方向スswitch を, \Rightarrow 印方向に設定する .
 - (d) 「B」レジスタの表示器 ON/OFF スswitch を OFF にする .
 - (e) 「M」レジスタの表示器 ON/OFF スswitch を ON にする .
 - (f) 10 進数表示器 ON/OFF スswitch を左右の 2 個とも OFF にする .
 - (g) 「A」+「M」/「M」切替スswitch を「M」側に設定する .
 - (h) 2.2.1 節の "操作順序" の [1] ~ [15] をおこなう . ただし, シフトさせたデータが「M」レジスタに入るため, 図 16 の「A」累算器の表示は, 最終的には「M」レジスタにあらわれる .
 - (i) 「M」レジスタの 2 進数データを 10 進数表示するため, 10 進数表示器 ON/OFF スswitch の右側のスswitch を ON にする .



“加数”の2進数表示

“加数”および“和”
の2進数表示

“和”の2進数表示

図 15: 加算の場合の結線と操作順序. [] 内の数字は操作順序を表す.




図 16: 加算におけるレジスタや累算器等のビットパターン

2.2.2 加算回路と補数器を用いた減算回路の実習

減算の理論 減算は、減数の補数と被減数の加算をおこなうことにより実行される。したがって、加算回路に補数器が付け加えられた回路構成となる。図 17 に減算の基本回路を、図 18 に累算器を用いた減算回路をそれぞれ示す。本装置の補数器は、2 の補数を得るためにまず、入力されたデータを否定回路で反転し、その後、最下位ビットに 1 を加える方法を採用している。




図 17: 減算の基本回路




図 18: 累算器を用いた減算方式

減算においては、その結果(差)が負数になることもある。正・負の判別は、最上位ビットが 1 なら負数、0 なら正数になる。その様子を表 6 に示す。ただし、これは”0”～”9”までを 5 ビットの 2 進数で表示した場合で、4 ビットで表示したときは、”0”～”7”までしか判別できない。累算をしない 1 桁の減算の場合、最も大きな負数になるのは 0-9=-9 なので、5 ビット表示が必要である。

累算をおこなう 1 桁の減算の場合、-15 まで負数の判別ができる。表 6 に、”0”～”16”における 5 ビットの正数と負数の 2 進数表示を示す。”16”では正数も負数も同じ表示となり、判別できない。

表 6: 0 ~ 16 における正数と負数の 2 進数表示

10 進正数	2 進正数					10 進負数	2 進負数				
	2 ⁴	2 ³	2 ²	2 ¹	2 ⁰		2 ⁴	2 ³	2 ²	2 ¹	2 ⁰
0	0	0	0	0	0	0	0	0	0	0	0
+1	0	0	0	0	1	-1	1	1	1	1	1
+2	0	0	0	1	0	-2	1	1	1	1	0
+3	0	0	0	1	1	-3	1	1	1	0	1
+4	0	0	1	0	0	-4	1	1	1	0	0
+5	0	0	1	0	1	-5	1	1	0	1	1
+6	0	0	1	1	0	-6	1	1	0	1	0
+7	0	0	1	1	1	-7	1	1	0	0	1
+8	0	1	0	0	0	-8	1	1	0	0	0
+9	0	1	0	0	1	-9	1	0	1	1	1
+10	0	1	0	1	0	-10	1	0	1	1	0
+11	0	1	0	1	1	-11	1	0	1	0	1
+12	0	1	1	0	0	-12	1	0	1	0	0
+13	0	1	1	0	1	-13	1	0	0	1	1
+14	0	1	1	1	0	-14	1	0	0	1	0
+15	0	1	1	1	1	-15	1	0	0	0	1
+16	1	0	0	0	0	-16	1	0	0	0	0

減算の実習

■ 結線およびスイッチの設定

1. 電源スイッチを OFF にする。
2. 端子 1 と 2,4 と 18,7 と 17,10 と 11,15 と 16 および 21 と 22 をリードチップで接続する。(図 19 参照)
3. 「A」累算器のシフト方向スイッチを、⇒ 印方向に設定する。
4. 「B」レジスタの表示器 ON/OFF スイッチを、ON にする。
5. 「M」レジスタの表示器 ON/OFF スイッチを、OFF にする。
6. 10 進数表示器 ON/OFF スイッチを、左右の 2 個とも OFF にする。
7. 「A」/「A」切替スイッチをいったん「A」側に設定する。これは、演算結果によりどちらかを選ぶためである。演算結果が正数のときは「A」側に、負数のときは「A」'側に設定する。
8. 電源スイッチを ON にし、以下の操作をおこなう。

■ 操作順序

具体的な数値(たとえば 1-9=-8)を用いて、操作順序を説明する。演算の過程は、図 20 を使って、説明する。

- [1] **[C]**を押し、各レジスタの内容と表示をゼロにする。
- [2] レジスタ選択 (A) を押しする。
- [3] 数字設定キーの**[1]**を押しする。「A」累算器には、被減数 1 に相当する 2 進数がセットされる。
- [4] レジスタ選択スイッチの (B) を押しする。
- [5] 数字設定キーの**[9]**を押しする。「B」レジスタには、減数 9 に相当する 2 進数がセットされ「B」'レジスタには、減数(「B」レジスタ)の補数(補数)がセットされる。


- [6] **ADD**をプッシュして、「A」累算器と「B」レジスタの最下位ビット同士の加算をおこなう。S=0, C₀=1となる。
- [7] **I**を1回プッシュして、「A」累算器と「B」レジスタの内容を、右へ1ビットシフトさせる。S=0のデータは「A」累算器の最上位ビットに記憶され、C₀=1のデータは桁上げメモリに記憶されて、C₁=1となる。(「B」レジスタの内容(減数)も、ともにシフトするが、実際の演算には無関係となり、表示されているだけとなる。)
- [8] **ADD**をプッシュして、[6]と同様に加算をおこなう。S=0, C₀=1となる。
- [9] **I**を1回プッシュして、[7]と同様にシフトさせる。S=0のデータは「A」累算器の最上位ビットに記憶され、C₀=1のデータは桁上げメモリに記憶されて、C₀=1となる。
- [10] **ADD**をプッシュして、[6]と同様に加算をおこなう。S=1, C₀=1となる。
- [11] **I**を1回プッシュして、[7]と同様にシフトさせる。S=1のデータは「A」累算器の最上位ビットに記憶され、C₀=1のデータは桁上げメモリに記憶されて、C₁=1となる。
- [12] **ADD**をプッシュして、[6]と同様に加算をおこなう。S=1, C₀=1となる。
- [13] **I**を1回プッシュして、[7]と同様にシフトさせる。S=1のデータは「A」累算器の最上位ビットに記憶され、C₀=0のデータは桁上げメモリに記憶されて、C₁=0となる。
- [14] **ADD**をプッシュして、[6]と同様に加算をおこなう。S=1, C₀=0となる。
- [15] **I**を1回プッシュして、[7]と同様にシフトさせる。S=1のデータは「A」累算器の最上位ビットに記憶され、C₀=0のデータは桁上げメモリに記憶されて、C₁=0となる。以上の操作で、5ビット全部の演算が終了する。「A」累算器には、演算結果の差が記憶されているが最上位ビットを見ると”1”なので、負数をあらわしている。
- [16] 「A」累算器のデータが負数(最上位ビットが1)のときは、「A」/「A」切換スイッチを「A」側に設定し、正数(最上位ビットが0)のときは「A」側に設定する。
- [17] 「A」累算器の2進数データを10進数表示するために、10進数表示器 ON/OFF スwitchの左側のSwitchをONにすると、”12”と表示される。

■ 注意

1. 累算をおこなう場合の負数判別は-1から-15までなので、あらかじめその範囲内に入るように数値を設定すること。
2. 累算をおこなう場合は、まずCP1をリセットする。その方法は、CP1の表示が”0”になるように、**I**をプッシュする。また、**I I**をプッシュすることによってもできる。なお、CLをプッシュすると、全部の設定がリセットされるので注意が必要である。
3. CP1をリセットしたのち、減数の実習の”操作順序”の[4]以降を、再度操作すること。累算がおこなわれる。
4. 減算の実習は、図18(累算器を用いた減算回路)を用いるが、図17(減算の基本回路)の方式は「M」レジスタに補数器がないためにできない。

“減数の補数”の2進数表示

“減数”の2進数表示



四則演算回路実習装置

IITF-O7

IWATSU ELECTRIC CO.,LTD. JAPAN

“被減数”および“差”の2進数表示

[3] [5]

[4]

[2]

[16]

[17]

[14]

[10]

[8]

[12]

[15]

[7]

[9]

[11]

[13]

図 19: 減算の場合の結線と操作順序. [] 内の数字は操作順序を表す.




図 20: 減算におけるレジスタや累算器等のビットパターン

3 考察課題

1. 並列加算方式について述べよ。
2. 加算器の和 (S の部分) が排他的論理和であることを示せ。
3. 減算は、減数の補数と被減数の加算により行われることを示せ。

実験テーマ5

10進2桁カウンタの製作

1 目的

IC(Integrated Circuit:集積回路) や LED(Light-Emitting Diode:発光ダイオード) を用いてカウンタを製作することにより, フリップフロップの計数原理と順序回路による複数桁計数の原理を学び, LED の原理をも理解する.

2 原理

2.1 デジタル IC の種類

基本論理素子 (AND, OR, NOT) を素にして NAND 回路や NOR 回路ができることは, すでに学んだ. デジタル IC は, これらの回路の組み合わせによって, 種々の Logic(機能) を小さいスペースの中に無接点の形で組み込んだ物である. デジタル IC をその構造によって分類すると, 次のようになる.

- バイポーラ形 (キャリアとして電子と正孔の二つを使う)
 - 飽和形 (オン, オフの状態の変化によって信号を伝える)
 - * RTL 系 (Register Transistor Logic)
 - * DTL 系 (Diode Transistor Logic)
 - * TTL 系 (Transistor Transistor Logic)
 - 不飽和形 (電流または電圧の大小によって信号を伝える)
 - * CML 系 (Current Mode Logic)
 - * CTL 系 (Complementary Transistor Logic)
- ユニポーラ形 (キャリアとして電子と正孔のうち一つを使う)
 - * MOS 系 (Metal Oxide Semiconductor)

実験で用いる IC は, TTL 系の IC で, スイッチング速度が速く, 現在最も多く使われている. 実験では入力パルス数を数える機能が要求され, 2進1桁の計数 (バイナリカウンタ) 機能を持つフリップフロップ回路 (Flip-Flop: 以下 FF と略す) から構成される IC が用いられる. FF 理論の詳細については「電子回路」や「情報処理」の授業に譲り, ここでは実験に必要な最小限の論理を述べる.

2.2 フリップフロップ

FF 回路は順序回路 (過去に入った情報と現時点に入った情報との組み合わせで決まる論理回路) の代表的な回路で, 二つの安定点を持ち, 入力信号の内容によってどちらの安定点をとるかが決まる一種の記憶回路である. 入力端子は一つまたはそれ以上あり, 出力は二つある. 出力の Q とすれば, Q の否定 \bar{Q} となる.

FF には入力制御の仕方によって, 1: RS FF (Reset Set FF), 2: JK FF, 3: T FF (Trigger FF), 4: D FF (Delayed FF) などがあり, シフトレジスタやカウンタあるいはラッチ回路などの記憶回路に用いられている. このうちで実験で IC (10進カウンタ機能を持つ: SN7490) は, 1 と 2 の FF で構成されているので, 次にこの FF について述べる.

2.2.1 RS FF

RS フリップフロップ回路は、図 1 に示すように、S(Set), R(Reset) の二つの入力端子を持ち、この入力によって状態が決められ、その状態を維持する。S に”1”が加えられると Q は”1” となり、R に”1”が加えられると Q は、”0”となる。そして出力の状態が決まった後は、入力を”0”にしても出力は変わらず、そのまま保持される。これが 2 進 1 桁の記憶に相当する。ただし、R,S 入力がともに”1”になると、出力は決まらず不定となる。




図 1: RS フリップフロップ

2.2.2 JK FF

JK フリップフロップは、図 2 に示すような回路で、J,K 入力は RS FF の S,R 入力と同様の働きをし、さらに RS FF で禁止されている入力の組み合わせ ($R=S=1$) に対しても動作し、出力が反転する。ただし、この FF はクロックパルス CK を必要とする。すなわち、J および K 入力が信号が加えられただけでは状態は変わらず、クロックパルス C が入ったときに始めて J,K 入力によって出力が規定される。

図 3 に JK FF のタイムチャートを示す。




図 2: JK フリップフロップ

注意 JK FF が図 3 のように表現されているときの動作について、注意しておく。

- 端子の印は、この FF が立ち下がりで変化することを表している。




図 3: JK フリップフロップ

- CLR 端子の印は, "0"でリセットされることをあらわしている .
- SET 端子の印は, "0"でリセットされることをあらわしている .

ここで, SET, CLR 入力は, J, K, CK 入力より優先する . すなわち, CLR 入力を "0" にしておくと, J, K, CK に何を入力しても無効となり, Q, \bar{Q} は "0", "1" に固定されてしまう . SET 入力も同様, "0" にしておくと, Q, \bar{Q} は "1", "0" に固定されてしまう . したがって, J, K, CK 入力を使用する場合は, S, R 入力は常に "1" にしておく必要がある .

図 4 に JK フリップフロップのタイムチャートを示す .




図 4: JK FF のタイムチャート

本実験で使用する型名 7490 の IC は図 5 に示すような外観で, その内部は図 6 に示すように 3 個の JK FF と 1 個の RST(トグル RS)FF とから構成されている . 図 6 から明らかなように, INPUT 側の第 1 段の JK FF 1 個が 2 進カウンタとして働き, 次段以降の FF で 5 進カウンタを構成している .




図 5: 7490 型 IC の外観




図 6: 7490 型 IC の内部構成

これを 10 進カウンタとして動作させるためには、2 進カウンタの出力 Q_A を 5 進カウンタの初段の FF クロックパルスとして (図 6 の CK 端子は 端子と同じ) 加えればよい。図 5 の外観図によれば、 Q_A 端子は 12 ピン、CK 端子は 1 番ピンであるから、この両端子を接続することで 10 進カウンタとして動作させることができる。

次に、検出回路に使用する型名 7447 の IC について述べる。この IC は、7 セグメントの数字表示器を表示するためのドライブ回路と、2 進 (BCD:Binary-coded Decimal) 数を数字表示器の入力信号に変換するためのデコーダ回路から構成されている。図 7 にその外観、図 8 に、数字表示器との接続を示す。




図 7: 7447 型 IC の外観




図 8: 7447 型 IC と 7 セグメント表示器


図 8 の接続図において、A ~ D に BCD 数を入力すると、a ~ g には BCD 数に対応した信号が表れ、数字表示器を表示する。例えば、A ~ D が "1100" (10 進数で 3) ならば、a, b, c, d, g に電流が流れて "3" と表示される。表示例を図 9 に示す。

3.2 注意


3.2.1 ハンダ付けのコツ

ハンダの付け方が悪いと、接触不良を起こしたり、極端な場合には部品が抜けてしまうことがある。以下にハンダ付けのコツを図 11 示す。


- ① 半田ごてで2~3秒ハンダ付けする部品の根元部分を温める。




- ② 部品の根元あたりに、ハンダを付けて溶かす。



- ③ 部品の根元と銅箔面にすーっとハンダが流れて富士山のようなになる。



- ④ 富士山のようなになったらまずはハンダを離す。



- ⑤ コテを話したら、軽く息を吹きかけて、ハンダ付け部分をさます。






図 11: 上手にハンダ付けする方法

4 考察課題


- できるだけ簡単な並列 8 進カウンタ回路を設計せよ。真理値表の段階から順次設計していく過程も述べること。
- チャタリング現象について述べその防止回路を描け。

Decade Counter

7490



- 非同期2進+5進カウンタ(BCD)
- 非同期プリセット9
- 非同期クリア



入	力			出力				動作		
	R ₀	R ₉	CK	A	B	QA	QB		QC	QD
						0	L	L	L	L
						1	H	L	L	L
						2	L	L	H	L
						3		H	H	L
						4		L	L	H
						5		L	L	L
						—	X	X	L	L
						—	X	X	L	L

$R_0 = R_0(1) \cdot R_0(2)$
 $R_9 = R_9(1) \cdot R_9(2)$

参考品種
74290
74490
74390

項目	大小	入力	IN	出力	OUT	LV	LS	ALS	ALSK F	AS	AC	ACT	HC	HCU	HCT	BC	BCT	単位
fmax	min	IN, A					32											MHz
fmax	min	IN, B					16											MHz
tw	min	IN, A					15											ns
tw	min	IN, B					30											ns
tw	min	RD, R9					15											ns
trec	min	RD, R9					25 ↓											ns
tpd	max	IN, A		Qa			18											ns
tpd	max	IN, B		Qd			35											ns
tpd	max	RD, R9		Qa~Qd			40											ns
Icc	max	ALL	L	ALL	L		15											mA
I _{IH}	max	IN, A	H				40											μA
I _{IL}	max	IN, B	L				2.4											μA
I _{IH}	max	IN, A	H				80											μA
I _{IL}	max	IN, B	L				3.2											μA
I _{IH}	max	RD, R9	H				20											μA
I _{IL}	max	RD, R9	L				0.4											μA
I _{OH}	max			ALL	H		0.4											mA
I _{OL}	max			ALL	L		8											mA
					社名	LV	LS	ALS	ALSK F	AS	AC	ACT	HC	HCU	HCT	BC	BCT	
					日立		DF											
					日電		D											
					日電		DF											
					PHIL													
					RCA													
					SIGNE													
					TI		DF											
					東芝													
					SGS													
					CYPRES													
					IDT													

図 12: 7490 の説明 (1/2)

Asynchronous counter

○非同期カウンタは、前段のFFの出力をCKに入れます。

(Ripple clock)

例として図1に7490の一部を示します。この場合、 Q_A のドライブ能力は CK_2 の分だけ減少するわけですが、 Q_A にかぎり CK_2 の分を上らせてあります。つまり、 Q_A に CK_2 を接続しないときには10を越えるファンアウトがあるということです。これは90系、290系、196系のすべてに当てはまります。

○7490のように内部で分離しているカウンタを、分周器として使用する場合、図2のように Q_B を入力Aに接続すると、 Q_A のデューティ(1周期に対するHの期間の割合)は50%となります。ただし入力Bは入力Aに比べて遅いので注意。

○非同期カウンタのプリセットは、ラッチ回路(7475等)と同じ動作なので多段に接続するとレーシングを起してしまい、シフトレジスタのような使用法はできません(図3)。シフトしたい場合は図4のように多相にします。

○各動作の優先順位は、クリア、プリセット、クロック、の順になっています。ただし7490、74290、74490についてはプリセット9.クリア、クロックとなります。

○ t_{su} 、 t_{hold} はFFと同じなので7473の項参照 t_{rec} (Count recover time)はロード(データセット)が解除された後、カウンタが可能なようになるまでの時間。




図1 7490のドライブ能力




図2




図3








図4

図 13: 7490 の説明 (2/2)



- オープンコレクタ出力
- 7446と7447は出力耐圧が異なるのみ他は同一
- 7446と74246、7447と74247はそれぞれ6および9の字形が異なるのみで他は同一、したがって交換可能
- 使用例は次頁を参照のこと



項目	大小	入力	IN	出力	OUT	LV	LS	ALS	ALSK	F	AS	AC	ACT	HC	HCU	HCT	BC	BCT	単位
t _{pd}	max					100													ns
V _{OH}	max		a~g			15													V
I _{CC}	max		H	ALL	OPEN	13													mA
I _{IH}	max		BI/RBO	H															μA
I _{IL}	max		BI/RBO	L															μA
I _{IH}	max		others	H		20													mA
I _{IL}	max		others	L		0.36													mA
I _{OH}	max		BI/RBO	H		0.05													mA
I _{OL}	max		BI/RBO	L		3.2													mA
I _{OH}	max		a~g	H															mA
I _{OL}	max		a~g	L		24													mA
社名																			
日立																			
DF																			
D																			
日電																			
NS																			
DF																			
PHIL																			
RCA																			
SIGNE																			
TI																			
DF																			
東芝																			
SGS																			
CYPRES																			
IDT																			

参考品種
74246
74247

図 14: 7447 の説明 (1/2)

