

# ゲートの電気回路と NOR, NAND ゲートについて

山本昌志\*

2004 年 1 月 23 日

## 1 本日の授業の内容と到達目標

本日は、ゲートの中身の電気回路について学習する。そして、来週の NAND や NOR ゲートオンリー回路の基礎とする。

[内容]

- 論理ゲートの中の構造、電気回路を示す。
- NAND や NOR ゲートが完全系であることを示す。
- 課題

[目標]

- NAND や NOR 回路は、AND や OR よりもトランジスタの数が少ないことを理解する。
- NAND や NOR ゲートは完全系であることが分かる。

## 2 はじめに

本日は、NOR(論理和否定)と NAND(論理積否定)ゲートの回路まで学習を行う。今までは、OR(論理和)と AND(論理積)、NOT(否定)ゲートを学習してきたのですが、実際の集積回路では NOR と NAND の方が多く使われる。NOR と NAND が使われるからには、それらが優位に立っている点があるはずである。そのことについて、ここで学習する。

これらを説明する前に、復習として、それぞれの回路の真理値表と MIL 記号を示す。○印がつくと否定を表すことに思い出してください。本日、学習する回路、NOR ゲートは OR ゲートの出力に NOT ゲートを、NAND ゲートは AND ゲートの出力に NOT ゲートを加えたゲート回路になります。

---

\*国立秋田工業高等専門学校 電気工学科




図 1: OR 素子




図 2: AND 素子




図 3: NOT 素子

表 1: OR の真理値表

A	B	$A + B$
0	0	0
0	1	1
1	0	1
1	1	1

表 2: AND の真理値表

A	B	$A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1

表 3: NOT の真理値表

A	$\bar{A}$
0	1
1	0




図 4: NOR 素子




図 5: NAND 素子

表 4: NOR の真理値表

A	B	$\overline{A + B}$
0	0	1
0	1	0
1	0	0
1	1	0

表 5: NAND の真理値表

A	B	$\overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

### 3 論理ゲートの電気回路

今までの学習は、ブール代数から始まり MIL 記号まで来た。MIL 記号は電気回路に近いが、まだまだ、実際の電気が流れる回路とは違う。実際の回路、抵抗やコンデンサー、コイル、トランジスターの回路を、ここでは少し考える。このことによって、実際どのような回路がより、効率的であるか学習する。

効率的とはどのようなことを言うのだろうか?。今までの学習では、論理式が単純であれば、OR と AND、NOT ゲートが少ないので効率的と言ってきた。ほぼこの表現は正しいが、完全ではない。実際の回路では、トランジスターの数の少ない回路が効率的である。トランジスターの数を考えなくてはならない。そこで、今までよりも現実的な電気回路をここでは考えることにする。

### 3.1 NOT ゲートの電気回路

NOT ゲート回路は、図 6 に示すように、1 個の電界効果トランジスタ (Field Effect Transistor:FET) と 1 個の抵抗で作ることが可能である。しかし、実際の集積回路では抵抗を組み込むことは難しいので、抵抗の代わりにトランジスタが使われている。ここでは、話がややこしくなるので、抵抗としておく<sup>1</sup>。

図中の D と G, S の記号で書かれている部分が FET である。FET にも 3 本の線があり、それぞれドレイン (Drain)、ゲート (Gate)、ソース (Source) と呼ばれている。ゲート～ソース間の電圧により、ドレイン～ソース間の電流を制御する。




図 6: NOT ゲートの電気回路

この回路が、どのように NOT ゲートとして働くか説明する。まず、入力が 5V の場合 (入力が 1 に対応)、図 3.1 のように回路は動作する。ゲート～ソース間に電圧が加わるので、ドレイン～ソース間に電流が流れる。要するに、ゲートに電圧を加えると、ドレイン～ソース間が閉 (スイッチ ON) の状態になるのである。ドレイン～ソース間の電圧降下は小さいので、その出力は 0V と考えられる<sup>2</sup>。

次に、入力が 0V の場合 (入力が 0 に対応)、図 3.1 のように回路は動作する。ゲート～ソース間に電圧が無いので、ドレイン～ソース間は、非常に大きな抵抗になっている。ゲートに電圧が加わっていないときは、ドレイン～ソース間が開 (スイッチ OFF) の状態になるのである。したがって、抵抗には電流が流れないので、そこでの電圧降下はゼロである。したがって、出力は 5V となる。

これからわかるように、図 6 の回路は入力に対して、出力は反転した回路である。したがって、NOT ゲートの電気回路である。

### 3.2 NOR, OR ゲートの電気回路

NOT 回路を学習することで、FET の動作が理解できたと思う。これが理解できたら、図 9 が NOR の回路であることは容易に理解できるであろう。OR の回路はどうなるか?。そこは、この NOR の回路の出力に、先ほどの NOT の回路を接続すればよい。図 10 のとおりである。

<sup>1</sup>実際の回路と多少異なるが、概要を理解するには良いと思う。ファイマンの計算機科学を参考にしている

<sup>2</sup>実際は 0V ではないが、デジタル回路の Low Level の範囲である。




図 7: NOT ゲートの入力が 5V の場合




図 8: NOT ゲートの入力が 0V の場合

NOR の回路と OR の回路を比べると、トランジスタの数は NOR の回路の方が少ない。従って、NOR の回路の方が効率が良いわけである。ということで、トランジスタの特性上、OR ゲートよりも NOR ゲートのほうが作りやすいのである。




図 9: NOR ゲートの電気回路




図 10: OR ゲートの電気回路

### 3.3 NAND, AND ゲートの電気回路

今までのことが理解できたならば、残りの NAND とか AND の回路も簡単である。図 3.3 が NAND の回路であることも容易に理解できるであろう。先ほど同様、この NAND の回路の出力に、NOT の回路を接続すれば、AND の回路ができる。図 3.3 のとおりである。

これもやはり、AND ゲートよりも NAND ゲートのほうが作りやすいのである。NAND ゲートの方が構成するトランジスタの数が少ないのである。




図 11: NAND ゲートの電気回路




図 12: AND ゲートの電気回路

## 4 完全系

AND と OR、NOT ゲートがあればどんな真理値表でも表すことができることは、今までの学習で経験済みであろう。このようにどんな真理値表でも表すことができるゲートの組み合わせを完全系と言う。面白いことに、これら 3 つのゲートではなく、たった 1 つのゲートで完全系ができる。それをこれから示す。

まず、NOR ゲートが完全系であることを示す。AND と OR、NOT が完全系であることは、これら 3 つを NOR ゲートのみで表せることができたなら、NOR ゲート 1 つで完全系をなしていると言える。図 13 を見れば、すぐ理解できるように、NOT と OR を NOR ゲートのみで表すことは簡単である。AND は少し複雑であるが、

$$\begin{aligned} A \cdot B &= \overline{\overline{A + B}} \\ &= \overline{\overline{A} \cdot \overline{B}} \end{aligned} \quad (1)$$

を使えば、この図のように表すことが理解できる。これから、NOR ゲートのみで完全系になることが分かる。

NOR ゲートと全く同じことが、NAND ゲートにも言える。すなわち、図 14 に示すように、NAND ゲートのみで完全系である。

これから、NAND や NOR ゲートは完全系であることが分かる。また、先の電気回路から、AND や OR ゲートに比べてもトランジスタの数が少ないことも分かる。このような理由で、集積回路では、NAND や NOR ゲートが基本回路として使われる。




図 13: NOR ゲートのみで、NOT と OR、AND を構成している。




図 14: NAND ゲートのみで、NOT と OR、AND を構成している。